Loading... <div class="tip inlineBlock info"> 书为计算机组成原理第6版,仅整理考试需要部分 </div> # 知识点 - 硬件的组成 ![image-20230213210315575](http://storage.live.com/items/FECD80CE4F909A96!44118:/image-20230213210315575.png?authkey=AE0NwcUGOWs6Vvw) - 将解题的程序(指令序列)存放到存储器中称为**存储程序**,而控制器依据存储的程序来控制全机协调地完成计算任务叫做**程序控制**。 - 将指令和数据放在同一个存储器的架构:**冯·诺依曼结构** 将指令和数据分别放在两个存储器的架构:**哈弗结构** - **取指令**的一段时间叫做**取指周期**,**指令执行**的一段时间叫做**执行周期**;通常把组成一个字的二进制位数叫做**字长** 如果某字代表要**处理的数据**,称为**数据字**;如果某字为**一条指令**,则称为**指令字** **取值周期**中从内存读出的信息流是**指令字**,它流向控制器;在**执行周期**中从内存读出的信息流是**数据流**,它**流向运算器** ![image-20230213210545986](http://storage.live.com/items/FECD80CE4F909A96!44119:/image-20230213210545986.png?authkey=AE0NwcUGOWs6Vvw) - 计算机系统的层次结构 ![image-20230213210601726](http://storage.live.com/items/FECD80CE4F909A96!44120:/image-20230213210601726.png?authkey=AE0NwcUGOWs6Vvw) - 程序的局部性原理 概念:在某一段时间内频繁访问某一局部的存储器地址空间,而对此范围之外的地址空间则很少访问的现象 1. **时间局部性**:最近被访问的信息很可能还要被访问 2. **空间局部性**:最近被访问的信息临近地址的信息也可能被访问 - 存储器容量扩展问题 【例3.2】利用$256K \times 8$位的$SRAM$芯片设计$2048K\times8$位存储器 ![image-20230213220613896](http://storage.live.com/items/FECD80CE4F909A96!44121:/image-20230213220613896.png?authkey=AE0NwcUGOWs6Vvw) - cache命中率问题 **[重要]** ![image-20230213220658192](http://storage.live.com/items/FECD80CE4F909A96!44123:/image-20230213220658192.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230213221008654](http://storage.live.com/items/FECD80CE4F909A96!44124:/image-20230213221008654.png?authkey=AE0NwcUGOWs6Vvw) - 三种映射方式的优缺点 地址映射方式有**全相联方式**、**直接方式**和**组相联方式**三种 1. 全相联方式:高速比较器电路难于设计和实现,只适合小容量cache 2. 直接映射方式:适合于需要大容量cache的场合,更多的行数可以减少冲突的机会 3. 组相联映射方式:全相联映射和直接映射两种方式的优缺点正好相反。从存放位置的灵活性和命中率来看,前者为优;从比较器电路简单及硬件投资来说,后者为佳。而组相联映射方式是前两种方式的折中方案,它适度地兼顾了二者的优点又尽量避免二者的缺点,因此被普遍采用 - 映射内存地址例题 1. 直接映射 ![image-20230213221813991](http://storage.live.com/items/FECD80CE4F909A96!44127:/image-20230213221813991.png?authkey=AE0NwcUGOWs6Vvw) 2. 组相联 ![image-20230213221957757](http://storage.live.com/items/FECD80CE4F909A96!44128:/image-20230213221957757.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230213222006117](http://storage.live.com/items/FECD80CE4F909A96!44129:/image-20230213222006117.png?authkey=AE0NwcUGOWs6Vvw) 3. 全相联 ![image-20230213222019377](http://storage.live.com/items/FECD80CE4F909A96!44130:/image-20230213222019377.png?authkey=AE0NwcUGOWs6Vvw) - 二地址指令格式的三种类型 在二地址指令格式中,从操作数的物理位置来说,又可归结为三种类型: 1. 第一种是**访问内存**的指令格式,我们称这类指令为**存储器存储器(SS)型**指令。这种指令操作时都是涉及内存单元,即参与操作的数都放在内存里。从内存某单元中取操作数, 操作结果存放至内存另一单元中,因此机器执行这种指令需要多次访问内存。 2. 第二种是**访问寄存器**的指令格式,我们称这类指令为**寄存器寄存器(RR)型**指令。机器执行这类指令过程中,需要多个通用寄存器或个别专用寄存器,从寄存器中取操作数,把操作结果放到另一寄存器。机器执行寄存器-寄存器型指令的速度很快,因为执行这类指令,不需要访问内存。 3. 第三种类型为**寄存器-存储器(RS)型**指令,执行此类指令时,既要访问**内存单元**,又要访问**寄存器**。 - 16位机器的指令格式问题 ![image-20230213222705105](http://storage.live.com/items/FECD80CE4F909A96!44131:/image-20230213222705105.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230213222717392](http://storage.live.com/items/FECD80CE4F909A96!44132:/image-20230213222717392.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230213222732182](http://storage.live.com/items/FECD80CE4F909A96!44134:/image-20230213222732182.png?authkey=AE0NwcUGOWs6Vvw) - RISC指令系统的特点 RISC指令系统的最大特点是: 1. 选取使用频率最高的一些简单指令,指令条数少; 2. 指令长度固定,指令格式种类少,寻址方式种类少; 3. 只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行。 - CPU的**功能** 1. 指令控制 2. 操作控制 3. 时间控制 4. 数据加工 - 操作控制器与时序产生器 - 许多寄存器之间传送信息的通路,称为**数据通路** - **操作控制器**完成建立数据通路的任务 - 操作控制器可分为**时序逻辑型**和**存储逻辑型**两种 1. **硬布线控制器**,采用时序逻辑技术来实现 2. **微程序控制器**,采用存储逻辑来实现 - 周期指令例题 ![image-20230214144856596](http://storage.live.com/items/FECD80CE4F909A96!44135:/image-20230214144856596.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230214144905543](http://storage.live.com/items/FECD80CE4F909A96!44136:/image-20230214144905543.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230214144916484](http://storage.live.com/items/FECD80CE4F909A96!44137:/image-20230214144916484.png?authkey=AE0NwcUGOWs6Vvw) - 微程序控制器 **[重要]** P.163-164 167 微程序控制的基本思想:仿照通常的解题程序的方法,把操作控制信号编成所谓的“微指令”,存放到一个只读存储器里,当机器运行时,一条又一条地读出这些微指令, 从而产生全机所需要的各种操作控制信号,使相应部件执行所规定的操作。 - 流水CPU的时空图 P.177 - 总线的基本概念以及例题 - **总线**是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路。 - 一个单处理器系统中的总线,大致分为三类 1. 内部总线:CPU内部连接各寄存器及运算部件之间的总线 2. 系统总线:CPU同计算机系统的其他高速功能部件 3. I/O总线:中、低速I/O设备之间相互连接的总线 - 总线带宽计算例题 ![image-20230214150941209](http://storage.live.com/items/FECD80CE4F909A96!44138:/image-20230214150941209.png?authkey=AE0NwcUGOWs6Vvw) - 多总线结构图 ![image-20230214152007425](http://storage.live.com/items/FECD80CE4F909A96!44139:/image-20230214152007425.png?authkey=AE0NwcUGOWs6Vvw) ![image-20230214152023052](http://storage.live.com/items/FECD80CE4F909A96!44140:/image-20230214152023052.png?authkey=AE0NwcUGOWs6Vvw) - 总线仲裁-集中式仲裁 对于单处理器系统总线而言,总线仲裁器又称为总线控制器 1. **链式查询方式** - 主要特点:总线授权信号BG串行地从一个I/O接口传送到下一个I/O 接口。假如BG到达的接口无总线请求,则继续**往下查询**;假如BG到达的接口有**总线请求**,BG信号便不再往下查询。这意味着该 I/O 接口就获得了总线控制权。 - 在查询链中离总线仲裁器**最近的设备**具有**最高优先级**,离总线仲裁器越远,优先级越低。因此,链式查询是通过接口的优先级排队电路来实现的。 - 链式查询方式的**优点**是,只用很少几根线就能按一定优先次序实现总线仲裁,并且这种链式结构**很容易扩充设备**。 - 链式查询方式的**缺点**是**对询问链的电路故障很敏感**,如果第$ i $个设备的接口中有关链的电路有故障,那么第$ i $个以后的设备都不能进行工作。另外查询链的**优先级是固定的**,如果优先级高的设备出现频繁的请求,那么优先级较低的设备可能长期不能使用总线。 2. 计数器定时查询方式 3. **独立请求方式** - 在独立请求方式中,每一个共享总 线的设备均有一对总线请求线 $BR_i$和总线授权线$BR_i$。当设备要求使用总线时,便发出该设 备的请求信号。总线仲裁器中有一个排队电路,它根据一定的优先次序决定首先响应哪个设备的请求,给设备以授权信号$BR_i$。 - 独立请求方式的一个优点是**响应时间快**,即确定优先响应的设备所花费的时间少,用不着一个设备接一个设备地查询。另一个优点是对优先次序的**控制相当灵活**。 ![image-20230214153008595](http://storage.live.com/items/FECD80CE4F909A96!44141:/image-20230214153008595.png?authkey=AE0NwcUGOWs6Vvw) 最后修改:2023 年 02 月 14 日 © 允许规范转载 打赏 赞赏作者 支付宝微信 赞 如果觉得我的文章对你有用,请随意赞赏